

3. Arreglos Lógicos Programables (PLA)

Caminos posibles para desarrollo de lógica:

Lógica convencional:


- Compuertas (diseño discreto a muy bajo nivel de integración).
- Circuitos integrados específicos básicos (sumadores, contadores, FF's, decodificadores, MUX's, DeMUX's, etc.)
- Circuitos integrados específicos complejos (timer, contador universal, etc.)

Lógica programable por hardware:

- Memoria ROM y sus derivados (ROM, PROM, EEPROM, Flash, etc.).
- Lógica programable (PAL, GAL, EPLD, CPLD-FPGA, etc.).

Lógica programable por software:

Microprocesador (microprocesador, microcontrolador, DSP, etc.).



Ventajas del uso de lógica programable sobre lógica standard

Mayor performance:

Mayor velocidad.

Menor tamaño.

Mayor confiabilidad.

Mejor adaptación a cambios en el diseño.

Control rápido y eficiente del diseño.

Menor costo de desarrollo:

Menor tiempo muerto en el desarrollo.


Menor cantidad de partes diferentes.

Menor cantidad diferentes de fabricantes.

CLASIFICACION ENTRE ARQUITECTURAS DE LOS PLD's

La clasificación de los PLD's, como se mencionó anteriormente, dependerá básicamente del plano o los planos que sean programables.

La clasificación se hace en tres grupos:



ROM *Mask Read-Only Memory* (Memoria de Máscara Programable de Solo Lectura), Dispositivo programado solamente por el fabricante y como se muestra en el esquema anterior este se subdivide en tres partes que son:

PROM *Programmable Read-Only Memory* (Memoria Programable de Solo Lectura), Dispositivo programado por el usuario y no borrrable o reprogramable.

EPROM *Erasable Programmable Read-Only Memory* (Memoria Programable y Borrable de Solo Lectura); este tipo de Memorias se borran Mediante Luz ultravioleta; con la ventaja de que puede ser programada por el usuario.

EEPROM *Electrically Erasable Programmable Read-Only Memory* (Memoria Programable y Borrable Eléctricamente de Solo Lectura); al igual que la anterior está puede ser programada por el usuario.

Y pueden ser utilizados como PLD's, debido a que las entradas de direccionamiento pueden ser manejadas como variables de entrada en las ecuaciones y las salidas de la memoria, como salidas de las mismas.

El número de productos es igual a:

$$2^n \times S = C$$

Donde:

n es igual al número de variables de Entrada.

S es la cantidad de funciones de Salida.

C es la capacidad de la memoria en bits.

De tal forma que, para una ecuación de cuatro variables de entrada y cuatro funciones distintas de salida será necesario una memoria de:

$$2^4 \times 4 = 16 \times 4 = 64 \text{ bits}$$

en caso de que fuera una de ocho variables de entrada y de cuatro funciones de salida sería necesario una memoria de:

$$2^8 \times 4 = 256 \times 4 = 1\text{K bits, una 74S287 por ejemplo}$$

y en caso de que fuese necesario manejar doce entradas y ocho salidas se necesitaría una memoria de:

$$2^{12} \times 8 = 4\text{K} \times 8 = 32\text{K bits, una 27C32 por ejemplo.}$$

Desgraciadamente estas se vuelven imprácticas cuando se contemplan grandes números de entradas, debido a que por cada variable que se anexe, el arreglo de fusibles se duplica. Muchas aplicaciones requerirán de un número mayor de entradas, pero no tendrán la flexibilidad que puede ofrecer una PROM como decodificador completo. Desde el punto de vista del fabricante usar una PROM como PLD representa un uso ineficiente del silicio y por lo tanto se incrementa su costo.

En este tipo de PLD's el plano AND es fijo y el OR es programable.




Programmable Logic Array (Arreglo Lógico Programable), este tipo de dispositivos resuelve el problema de las PROM; debido a que, tiene tanto el plano AND como el OR programables. De forma que solo se seleccionan los productos de términos necesarios para las diferentes aplicaciones; esto hace mucho más eficiente la matriz programable y al dispositivo más versátil. A este tipo de dispositivos, también se les conoce como *Field Programmable Logic Array (Arreglos Lógicos Programables de Campo)*. Los FPLA o PLA aceptan más variables de entrada con mucho menor producto de términos que 2^n . Estos PLD's incluyen además la capacidad de programar la polaridad de salida, lo que permite trabajar con max-términos si se requieren; esto se logra a través de una OR-Exclusiva.


Un FPLA es el TIFPLA840 de Texas Instruments, el cual es especificado como un FPLA de $14 \times 32 \times 6$. Es decir que, tiene 14 variables como entradas, 32 compuertas AND para generar los productos lógicos de las variables, y 6 compuertas OR que pueden formar cualquier combinación de las salidas de las compuertas AND.

Un ejemplo más es la serie " MAPL " *Multiple Array Programmable Logic (Lógica Programable en Arreglo Múltiple)*, de National Semiconductor; que no son, más que arreglos de FPLAS como son: El MAPL128 y el MAPL144, algunos incluyen un arreglo PAL; como lo es el MAPL244.

No obstante, los fusibles adicionales (debido a que hay dos planos programables), agregan un retardo mayor que los de un solo plano programable y una circuitería más compleja y al mismo tiempo la programación se vuelve más elaborada. Debido a la tecnología que utilizan también aumenta su costo.



PAL *Programmable Array Logic* (Lógica en un Arreglo Programable), la arquitectura de éste PLD esta compuesta por un Plano AND programable y el Plano OR fijo. Este dispositivo es el intermedio entre una PROM y un PLA; debido a que, por cada entrada que se agregue no será necesario duplicar la cantidad de fusibles y el tener un plano fijo conduce a un menor retardo en la circuitería interna. También incluye la capacidad de programar la polaridad de salida. Este PLD puede incluir una serie de componentes a la salida del plano OR, como pueden ser: Inversores y Flip-Flops, que permitirán hacer del dispositivo, un PLD versátil.



Existen dos tipos de PAL's, uno de los cuales puede ser programado solamente una vez, por ejemplo: El PAL16R8 el cual es un dispositivo de 16 posibles entradas y con 8 salidas; todas con Flip-Flops. El otro PAL mejor conocido como GAL de *Generic Array Logic* (Lógica en Arreglo Genérico), combina las características de un PAL; pero además, agrega tecnología especial para ser borrado y programado eléctricamente. Este dispositivo que es el que nos ocupa, será descrito y analizado detalladamente en las páginas subsiguientes.







Figura 13. Arreglo para dos variables de entrada y una salida X



DIFERENCIA ENTRE LAS ARQUITECTURAS DE LOS PLD's





**DIAGRAMA ESQUEMATICO DE
UN PLD TIPO PROM**



**DIAGRAMA ESQUEMATICO DE
UN PLD TIPO PLA**

En el año 1977 Monolithic Memories Inc. creó el primer circuito integrado digital programable por el usuario.

Vista del primer chip programable (PAL16L8)



¿ Qué es un GAL ?.

Primeramente diré que significa " GAL ". GAL son las iniciales de **Generic Array Logic** y que en nuestro Idioma significa **Arreglo Lógico Genérico**. Y se trata de la 4ª generación de PAL's, capaces de funcionar en modo combinacional y/o secuencial; además, de superar a sus antecesores en cuanto a tecnología programable se refiere, ya que estos son capaces de reprogramarse hasta un mínimo de 100 veces; aunque, esto depende también del fabricante.

Les llamo la 4ª generación de PAL's debido a que:

La **1ª Generación** corresponde a los PAL's comunes creados por AMD (Advanced Micro Devices), y que son programables una sola vez y que emplean tecnología PROM de fusible Titanio-Tungsteno.

La **2ª Generación** correspondería a los PAL creados con arquitectura " V " (Variable); pero, programables una sola vez. Esta designación es apoyada por Texas Instruments.

La **3ª Generación** será aquella que permite la ventaja de la arquitectura " V ", con tecnología EPROM y borrado con rayos U.V.

La **4ª Generación** es la propia del GAL que conocemos actualmente, arquitectura " V "; pero, con tecnología EEPROM. Creada en forma casi simultánea por AMD y LATTICE.

Se sabe cual es la diferencia entre arquitecturas ROM, PLA, PAL y sus planos programables, ya que se habló de esto en la introducción, pero no será suficiente para formarse una idea de lo que es un PAL a nivel comercial, mucho menos un GAL.

Se sabe cual es la diferencia entre arquitecturas ROM, PLA, PAL y sus planos programables, ya que se habló de esto en la introducción, pero no será suficiente para formarse una idea de lo que es un PAL a nivel comercial, mucho menos un GAL.

Y Para tener una imagen precisa del funcionamiento del GAL, se iniciará dando un vistazo a los PAL; esto permitirá entender las distintas configuraciones que cada GAL puede adoptar y así comprender el ¿ Por qué ? algunos de ellos como el GAL16V8 y el GAL20V8, son capaces de emular a casi todos los PAL; además, de obtener una visión completa y bien formada de lo que se puede lograr con estos dispositivos que nos ocupan, los GAL.

La razón principal de revisar la arquitectura de los PAL, antes que la del GAL es la siguiente:

" Los GAL, conservan algunas características propias de los PAL. Tan es así que los GAL's 16V8, 20V8, y posteriormente el 20RA10 y el 22V10 fueron creados para reemplazar la mayoría de los PAL's existentes ya, en la época de los 80's y no solo eso; sino que los superaron ".

Es natural que se piense en que se explicarán todos los PAL; pero, no es la finalidad primordial de esta tesis y solo se tomarán aquellos que de alguna manera, estén más interrelacionados en cuanto a comportamiento de los GAL se refiere.



DESCRIPCION DEL GAL16V8

La arquitectura interna del GAL16V8 contiene un **PLANO AND** programable compuesto por 64 compuertas y un **PLANO OR** fijo compuesto por 8 compuertas, en forma similar a la arquitectura bipolar de un PAL. El arreglo lógico está organizado con 16 líneas de entrada complementarias hacia el plano programable y que se cruzan con 64 líneas denominadas " términos-producto " ; en cada cruce o intersección de líneas existe una celda EEPROM programable y debido a que son 16 entradas con sus respectivos 16 complementos, hablamos de 32 entradas en forma total y de 64 líneas de " términos-producto " dándonos un total de 2048 celdas programables o sea 32 líneas de entrada x 64 líneas de " términos-producto " = 2048 cruces de líneas. Cada celda programable puede establecer una conexión entre una línea de entrada y un " término-producto ".

Los 64 " términos-producto " están organizados dentro de 8 grupos de salida, con 8 " términos-producto " cada uno . Siete u ocho de los " términos-producto " de cada grupo, son conectados a una compuerta OR, para producir una función lógica de salida; uno de los " términos-producto ", puede ser utilizado para el control del tercer estado en la salida. La función de transferencia fundamental de cada salida del GAL es la ya familiar **suma de productos Booleanos o los productos de sumas** según sea el caso.

Generic Array Logic

La GAL es a diferencia de la PAL programable con memoria EEPROM a fin de poder ser re-programable un número muy grande de veces (10.000 y con mantenimiento de la información de unos 10 años). LV trabaja con 3.3V y V con 5V. Posee 8 bloques lógicos idénticos para generar funciones




Hasta este punto, la similitud entre un PAL y un GAL es tal, que podríamos afirmar que se trata de la misma arquitectura; tan es así, que los Planos AND del PAL16L8 (ver figura 2-1) y del PAL16R4 (ver figura 2-8) son idénticos e incluso poseen el mismo número de terminales externas que el GAL16V8 (ver figuras 2-15 y 2-16); por lo tanto se diría que la única diferencia estriba en la capacidad de su reprogramabilidad; siendo esto así, tal vez esta tesis no tendría sentido. Sin embargo, no se explica como es que el GAL16V8 puede entonces emular al PAL16L8 y el PAL16R4, entre otros.

Pues resulta que la verdadera versatilidad de los dispositivos GAL así como su “*magia*” se encuentran en la “**Macroelda Lógica de Salida**” u **OLMC** (por sus siglas en inglés *Output Logic MacroCell*). ¡¡ Sí, sí, ese recuadro adornado con flechas negras que entran y salen, con líneas que van y vienen !!.

La OLMC esta formada por un conjunto de dispositivos tales como:

- Multiplexores.
- Flip-Flop tipo “D”.
- XOR.
- Buffer inversor , con opción para operar en “Tercer Estado”.
- Dentro de la OLMC se encuentra también la compuerta OR.


Tal y como se aprecia en la siguiente figura.




EPLD

Los circuitos programables digitales de segunda generación también se basan en el uso de matriz AND-OR (programable la AND) para generar un dado número de funciones lógicas generalmente de hasta 5 variables. Las características mas sobresalientes de las EPLD ó también llamadas CPLD (Complex PLD) son:

- > Utilizan tecnología E²PROM para su programación.
- > Existe una matriz compleja de interconexión (PIM) con gran flexibilidad en la configuración interna y asignación de señales a los pines de E/S.
- > Poseen una interface serie especial con propósitos de programación y test en fabrica y por el usuario.
- > Su estructura interna cuenta con bloques idénticos (Logic Blocks) para genera una función combinatoria con posibilidad de salida registrada.
- > Suelen utilizarse para aquellos diseños donde se requiera de baja a mediana complejidad con recursos fundamentalmente de lógica combinatoria y a bajo costo.



FPGA



Son dispositivos de 3ra. generación con bloques lógicos basados en LUTs. Tienen una matriz de interconexión mucho mas compleja y distribuida que las EPLD.

Existen versiones de FPGA que tienen como elementos de memoria celdas SRAM (las mas comunes), además de anti-fusibles y Flash.

Con RAM se tiene la ventaja de poder implementar diferentes tipos de memoria además de poseer una mayor densidad de integración lo que permite mayor realización de lógica.

La desventaja es la necesidad de una memoria externa de booteo.

Actualmente hay versiones de FPGA con bloques dedicados de PLL y multiplicadores aritméticos para implementar DSP.

EPLD vs FPGA

Las EPLD son mas baratas y no requieren el empleo de memoria serie para su configuración como las FPGA basadas en RAM. Son de granuladidad gruesa.

Las FPGA basadas en RAM en cambio permiten mayor densidad de integración, tanto interna como disponibilidad de pines de E/S, una gran capacidad de síntesis secuencial y flexibilidad en el diseño lógico.


Las FPGA basadas en anti-fusibles son OTP (One Time Programmable) y su utilización está restringida al ámbito aeroespacial.

Las FPGA basadas en tecnología E²PROM sacrifican espacio en beneficio de eliminar la memoria E²PROM serie y abaratar un poco los costos.

Las FPGA suelen ser de granualidad fina.



		XC9500XL Family			
	Part Number	XC9536XL	XC9572XL	XC95144XL	XC95288XL
Logic Resources	System Gates	800	1,600	3,200	6,400
	Macrocells	36	72	144	288
	Product terms per Macrocell	90	90	90	90
Clock Resources	Global Clocks	3	3	3	3
	Product Term Clocks per Function Block	18	18	18	18
I/O Resources	Maximum I/O	36	72	117	192
	Input Voltage Compatible	2.5/3.3/5	2.5/3.3/5	2.5/3.3/5	2.5/3.3/5
	Output Voltage Compatible	2.5/3.3	2.5/3.3	2.5/3.3	2.5/3.3
Speed	Min. pin-to-pin Logic Delay (ns)	5	5	5	6
	Commercial Speed Grades (Fastest to Slowest)	5, 7, 10	5, 7, 10	5, 7, 10	6, 7, 10
	Industrial Speed Grades (Fastest to Slowest)	-7, -10	-7, -10	-7, -10	-7, -10



NOMENCLATURA

